台积电：3奈米强化版明年量产 2奈米2025年量产光华日报

台积电：3奈米强化版明年量产 2奈米2025年量产

- Advertisement -

2023年4月28日

台积电周三举办北美技术论坛，宣布2奈米制程在良率和元件效能进展良好，将如期于2025年量产，并推出新3奈米技术；其中，强化版3奈米（N3P）制程预计2024年下半年量产。

台积电北美技术论坛于加州圣塔克拉拉市举行，共计超过1600名客户及合作伙伴报名参与，为接下来几个月陆续登场的全球技术论坛揭开序幕。现场也设置创新专区，展示18家新兴客户的创新技术。

台积电总裁魏哲家出席论坛，他说，客户从未停止寻找新方法，利用晶片的力量为世界带来令人惊叹的创新，并创造更美好的未来。凭借著相同的精神，台积电也持续成长进步，加强并推进制程技术，提高效能、功耗效率及功能性，协助客户在未来持续释放更多创新。

台积电会中揭示最新技术发展情况，包括2奈米制程技术进展、新3奈米制程技术、3DFabric先进封装及硅晶堆叠的系统整合技术等。

台积电指出，2奈米制程技术开发进展良好。2奈米技术采用奈米片电晶体架构，在良率与元件效能上皆展现良好的进展，将如期于2025年量产。

- Advertisement -

相较于升级版3奈米(N3E)制程技术，2奈米在相同功耗下，速度最快将可增加15%；在相同速度下，功耗最多可降低30%，同时晶片密度增加逾15%。

随著3奈米制程已进入量产，N3E制程预计于2023年量产，台积电进一步推出更多3奈米技术以满足客户多样化的需求。

台积电表示，支援更佳功耗、效能与密度的强化版3奈米（N3P）预计于2024年下半年进入量产，相较于N3E制程，在相同功耗下，速度增快5%；在相同速度下，功耗降低5%至10%，晶片密度增加4%。

N3X制程是为高效能运算应用量身打造，著重于效能与最大时脉频率，相较于N3P制程，在驱动电压1.2伏特下，速度增快5%，并拥有相同的晶片密度提升幅度，预计于2025年进入量产。

为让客户能够提早采用3奈米技术来设计汽车应用产品，以便于2025年及时采用届时已全面通过汽车制程验证的N3A制程，台积电预计2023年推出N3AE，提供以N3E为基础的汽车制程设计套件（PDK）。

在互补式金属氧化物半导体（CMOS）射频技术，台积电新推出N4PRF，支援WiFi7射频系统单晶片等数位密集型的射频应用。相较于2021年推出的N6RF技术，N4PRF逻辑密度增加77%，且在相同速度下，功耗降低45%。

- Advertisement -

先进封装方面，为了满足高效能运算应用在单一封装中置入更多处理器及记忆体的需求，台积电正在开发具有高达6个光罩尺寸（约5000平方毫米）重布线层（RDL）中介层的CoWoS解决方案，能够容纳12个高频宽记忆体堆叠。

三维晶片堆叠部分，台积电推出SoIC-P，作为系统整合晶片（SoIC）解决方案的微凸块版本，提供具有成本效益的方式来进行3D晶片堆叠，SoIC-P加上目前的SoIC-X无凸块解决方案，将使台积电的3D IC技术更加完善。

有关设计支援，台积电推出开放式标准设计语言的最新版本3Dblox 1.5，旨在降低三维积体电路（3D IC）的设计门槛。3Dblox 1.5增加了自动凸块合成的功能，协助晶片设计人员处理具有数千个凸块的复杂大型晶片，可缩短数个月的设计时程。